RISC-V

前言 2026 年，芯片架构领域正在经历一场前所未有的变革。 过去三十年，ARM 架构凭借其低功耗、高效率的设计哲学，几乎垄断了整个移动设备和嵌入式市场。而 x86 架构则凭借强大的生态和软件兼容性，牢牢占据着桌面和服务器市场的主导地位。对于普通开发者来说，芯片架构似乎是一个遥不可及的话题——那是 Intel、ARM、高通这些巨头的游戏。 但一切都在 2010 年发生了改变。 加州大学伯克利分校的 Krste Asanović 教授带领他的团队，启动了一个看似疯狂的项目：从零开始设计一个全新的指令集架构（ISA），并且将其完全开源、免费授权。这个项目就是 RISC-V，读作 “Risk-Five”。 十五年后的今天，RISC-V 已经从一个学术项目成长为撼动整个芯片产业的力量。从最低端的 IoT 微控制器，到高性能服务器 CPU；从消费电子的 AI 加速卡，到超级计算机的计算节点——RISC-V 的身影无处不在。NVIDIA 的下一代 GPU 将集成 RISC-V 核心，Intel 的代工业务正在为客户生产 RISC-V 芯片，甚至连 ARM 自己都开始布局 RISC-V 相关业务。 为什么一个开源的指令集能够引发如此巨大的产业震动？RISC-V 到底解决了什么问题？它的技术优势在哪里？普通开发者又如何参与到这场架构革命中来？ 本文将带你从零开始，深入解析 RISC-V 架构的设计哲学、指令集细节、汇编编程、特权机制，最终实现一个简单的操作系统内核。无论你是嵌入式工程师、系统程序员，还是对芯片架构感兴趣的普通开发者，读完这篇文章，你都将对 RISC-V 有一个全面而深刻的理解。 一、为什么 RISC-V 能够撼动 ARM 的地位？ 在深入技术细节之前，我们需要先理解一个问题：在 ARM 和 x86 已经如此成熟的今天，为什么整个产业还要费心费力地去拥抱一个全新的架构？ 答案藏在三个关键词里：成本、控制权、创新。 1.1 授权费用的天壤之别 让我们先算一笔账。如果你想设计一款基于 ARM 架构的芯片，你需要支付哪些费用？ 首先是 架构授权费（Architecture License），这是使用 ARM 指令集本身的入门费。根据公开资料，ARM v8/v9 的架构授权费大约在 1000 万到 5000 万美元之间。注意，这只是让你"有权"设计兼容 ARM 指令集的 CPU，你还没有拿到任何实际的 CPU 设计。...

前言 2020 年代，AI 算力的需求呈现出爆炸式增长。从大语言模型的推理，到计算机视觉的实时处理，再到科学计算的海量数据处理，计算领域对数据并行处理能力的需求从未如此迫切。传统的标量 CPU 虽然通用，但面对海量重复运算时显得力不从心；GPU 虽然并行能力强大，但功耗和延迟问题使其难以在嵌入式和端侧场景中广泛应用。 正是在这样的背景下，RISC-V 向量扩展（RISC-V Vector Extension，简称 RVV） 应运而生。作为 RISC-V 指令集架构的官方标准扩展，RVV 提供了一套灵活、可扩展的向量处理机制，能够以远低于 GPU 的功耗和延迟，实现高效的数据并行计算。从低功耗的 IoT 设备，到高性能的服务器 CPU，RVV 正在成为 RISC-V 生态中最具变革性的技术之一。 RVV 的设计哲学与传统的 SIMD 扩展（如 x86 的 SSE/AVX、ARM 的 NEON/SVE）有着本质的不同。它不是简单地固定宽度的向量寄存器堆，而是引入了运行时可配置向量长度、向量寄存器分组、掩码操作等一系列创新设计，使得同一份 RVV 代码能够在不同硬件实现上高效运行，真正实现了"一次编写，处处加速"。 本文将从底层原理出发，带你深入理解 RVV 1.0 规范的设计精髓，通过完整的代码示例，手把手教你掌握 RVV 编程和优化技巧。无论你是芯片架构师、系统工程师，还是想要在 RISC-V 平台上优化算法性能的开发者，这篇文章都会为你提供完整的知识体系和实战指南。 一、为什么我们需要向量扩展？ 在深入探讨 RVV 的具体细节之前，让我们先回答一个最基本的问题：为什么 CPU 需要向量扩展？ 1.1 数据级并行的本质 现代计算任务中，绝大多数密集运算都具有一个共同的特征：对大量数据执行相同的操作。例如： 图像卷积：对每个像素点执行相同的乘加运算 矩阵乘法：大量的元素级乘累加操作 神经网络推理：张量之间的批量运算 信号处理：FFT、滤波等时域频域变换 这种"单指令，多数据"的模式，正是向量计算能够发挥巨大优势的场景。如果用传统的标量指令来处理这些任务，每个数据元素都需要取指、译码、执行一次，这会造成巨大的指令开销和控制开销。而向量指令可以在一条指令中处理数十甚至上百个数据元素，将指令吞吐量提升一个数量级。 1.2 传统 SIMD 的局限性 在 RVV 出现之前，主流 CPU 架构都有自己的 SIMD 扩展： x86: SSE、AVX、AVX2、AVX-512，向量宽度从 128 位逐步增加到 512 位 ARM: NEON（128 位固定宽度）、SVE（可伸缩向量） MIPS: MSA（128 位向量） 这些传统 SIMD 扩展虽然在特定场景下表现出色，但普遍存在几个问题：...

引言 RISC-V（读作"Risk Five"）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。它由加州大学伯克利分校于 2010 年设计，如今已成为嵌入式领域的新星。 为什么选择 RISC-V？ 开源免费：无需授权费，可自由使用和商业 模块化设计：基础 ISA + 可选扩展（M/A/F/D/C） 生态系统：2026 年已有超过 100 亿颗 RISC-V 芯片出货 自主可控：不受地缘政治影响，供应链安全 本文从架构原理到实战项目，带你全面掌握 RISC-V 嵌入式开发。 RISC-V 架构核心 1.1 指令集结构 基础 ISA（必选） RV32I（32 位） / RV64I（64 位） / RV128I（128 位） M 扩展 整数乘除法 A 扩展 原子操作 F 扩展 单精度浮点 D 扩展 双精度浮点 C 扩展 压缩指令 片上外设（可选） CLIC（中断控制器）| PLIC | UART | SPI | I2C | GPIO | Timer RISC-V 指令集结构 基础指令集（必选其一）： RV32I：32 位整数基础，最常用（ESP32-C3、GD32V） RV64I：64 位整数，高性能应用（StarFive JH7110） RV128I：128 位，未来扩展 标准扩展（可选）：...

什么是 RISC-V？ RISC-V（读作"Risk Five"）是一个基于 RISC 原则的开源指令集架构（ISA）。它由加州大学伯克利分校于 2010 年设计，如今已成为开源硬件革命的核心。 RISC-V 的优势 特性 说明 开源免费 无需授权费，可自由使用 模块化设计 基础 ISA + 可选扩展 简洁高效 指令集精简，易于实现 生态系统 快速增长的工具链和软件支持 开放性 由非营利组织 RISC-V International 管理 RISC-V 架构基础 指令集分类 RISC-V 采用模块化设计： 基础 ISA（必须实现） RV32I：32 位整数基础 RV64I：64 位整数基础 RV128I：128 位整数基础 标准扩展（可选） M：整数乘除法 A：原子操作 F：单精度浮点 D：双精度浮点 C：压缩指令 寄存器组织 RISC-V 有 32 个通用寄存器（x0-x31）： x0：硬连线到 0（常零寄存器） x1：返回地址（ra） x2：栈指针（sp） x5-x7：临时寄存器 为什么选择 RISC-V？ 对比 ARM 和 x86 特性 RISC-V ARM x86 授权模式 开源免费 商业授权 商业授权 指令复杂度 低 中 高 功耗 低 低 高 生态成熟度 发展中 成熟 非常成熟 定制能力 强 弱 无 应用场景 嵌入式系统：微控制器、IoT 设备 边缘计算：AI 加速器、智能摄像头 数据中心：服务器处理器 学术研究：处理器设计教学 开发环境搭建 工具链安装 # Ubuntu/Debian sudo apt install gcc-riscv64-unknown-elf sudo apt install qemu-system-misc # macOS brew install riscv64-elf-gcc 第一个 RISC-V 程序 // hello....

新闻概要 2026 年 3 月 24 日，RISC-V 处理器设计公司 SiFive 在其年度技术峰会上发布了全新的 Performance P770 系列处理器。这是全球首款集成专用 AI 加速单元的 RISC-V 高性能处理器，单核性能达到 ARM Cortex-X3 的 95%，功耗降低 30%。 核心规格 处理器架构 参数 P770 ARM Cortex-X3 工艺 TSMC 4nm TSMC 4nm 主频 3.2GHz 3.3GHz IPC 1.85 1.92 L1 缓存 64KB I + 64KB D 64KB I + 64KB D L2 缓存 512KB - 1MB 512KB - 1MB SPECint2006 15.2/GHz 16.0/GHz AI 加速单元 P770 集成了 SiFive 自主研发的 AI Matrix Engine (AIME)：...